Family list
1 family member for:
JP61059912
Derived from 1 application.

1 TTL CIRCUIT

Publication info: **JP61059912** A - 1986-03-27

Data supplied from the **esp@cenet** database - Worldwide

THIS PAGE BLANK (USPTO)

TTL CIRCUIT

Patent number:

JP61059912

Publication date:

1986-03-27

Inventor:

YASUDA YASUSHI; OBA OSAMU; TAWARA AKINORI;

ENOMOTO HIROSHI; KUMAGAI MASAO

Applicant:

FUJITSU LTD

Classification:

- international:

H03K19/088

- european:

H03K19/003B; H03K19/088


Application number: JP19840180640 19840831

Priority number(s): JP19840180640 19840831

· Report a data error here

Abstract of JP61059912

PURPOSE:To attain wired logical operation by providing a transistor (TR) cut ting off an offbuffer (TR) of other TTL circuit when an output of one TTL circuit is at a low level. CONSTITUTION: When an output OUT2 of one TTL circuit is at a low level and an input IN1 of the other TTL circuit is at a low level, a TRQ1 is conductive a base current of a TRQ2' is pulled down to the low level, the TRQ2' is turned off, both TRs Q12 and Q3 are cut off and the base potential of the TRs Q4, Q13 is at a high level. Thus, a switching TRQ13 cutting off the pull-up TRQ4 is turned on, a base and an emitter of the TRQ4 are shortcircuited to bypass the base current. Thus, even if the output OUT1 is at a high level and the OUT2 is at a low level, a large current flowing from a power supply VCC to the output OUT1 is prevented to attain the wired logic operation.



Data supplied from the esp@cenet database - Worldwide

TUIC DAGE BI ANK MICETON

⑩ 公 開 特 許 公 報 (A) 昭61-59912

@Int_Cl_4

識別記号

庁内整理番号

④公開 昭和61年(1986)3月27日

H 03 K 19/088

8326 - 5 J

塞杏諳求 未請求 発明の数 1 (全9頁)

TTL回路. 図発明の名称

> 昭59-180640 20特 頭

23出 昭59(1984)8月31日

川崎市中原区上小田中1015番地 富士通株式会社内 H 康 保 ⑫発 明 者 川崎市中原区上小田中1015番地 富士通株式会社内 勿発 明 者 大 場 収 川崎市中原区上小田中1015番地 原 昭 紀 明者 79発 Œ 宏 川崎市中原区上小田中1015番地 富士通株式会社内 明 榎 73発 考 川崎市中原区上小田中1015番地 富士通株式会社内 īF 雄 明者 能 谷 勿発 川崎市中原区上小田中1015番地 富士通株式会社 ⑪出 願 人

富士通株式会社内

外3名 19代理人 弁理士 青木

.1. 発明の名称

TTL 回路

2. 特許請求の範囲

- 1. インパータトランジスタとプルアップ用ト ランジスタとを有するトーテムポール形出力回路 部、眩インパータトランジスタと眩プルアップ用 トランジスタに互に逆相の駆動信号を供給する位 相反転回路部、該インパータトランプスタと略同 相で動作する制御回路部、および該制御回路部の 出力と出力端子間の電圧に応じて導通し該プルア ップ用トランジスタをカットオフするスイッチン グトランシスタを具備することを特敵とする TTL 间路。
- 2. 眩スイッチングトランジスタは眩プルアッ プ用トランツスタよりも遅延して導通することを 特敵とする特許請求の範囲第1項に配載の TTL回
- 3. 該位相反仮回路部はマルチエミッタトラン **ソスタであってそのコレクタ出力によって眩プル**

アップトランジスタを駆動し、第1のエミッタ出 力によって放インペータトランジスタを駆動し、 第2のエミッタ出力によって眩制御トランジスタ を駆動し、第2のインパータトランジスタのコレ クタ出力によって該スイッチングトランジスタを 駆動することを特徴とする特許請求の範囲第1項 または第2項に記載の TTL回路。

- 4. 該位相反転回路部は第1のトランジスタを よび第1のダイオードを有し、該第1のダイオー ドのアノードによって眩プルアップ用トランジス タを駆動し眩錦1のトランジスタのコレクタ出力 によって敗スイッチングトランジスタを駆動する ことを特徴とする特許請求の範囲第1項または第 2項に記載のTTL回路。
- 5. 該位相反転回路部は第1のトランジスタお よび第1のメイオード、第1および、第2の容量 を有し、眩篤1のトランツスタのコレクタ出力に よって放プルアップ用トランソスタを駆励し、紋 第1のメイオードのアノードによって放スイッチ ングトランソスタを駆動することを特敵とする特

許請求の範囲第1項または第2項に記載のTTL回路。

6. 該位相反転回路部は略同相で動作する第1 および第2のトランジスタを有し、該第1のトラ ンジスタのコレクタ出力によって該プルアップト ランジスタを駆動し、該第2のトランジスタは制 御トランジスタとしても動作しエミッタ出力によって該インペータトランジスタを駆励するととも にコレクタ出力により該スイッチングトランジスタを駆励することを特徴とする特許請求の範囲第 1項または第2項に配載のTTL回路。

3. 発明の詳細な説明

(産 数 上 の 利 用 分 野)

本発明は、TTL回路に関し、特にオフペッファ回路を有するいわゆるトーテムポール型出力回路を備えかつワイヤード論理動作を可能としたTTL回路に関する。

(従来の技術)

第6図は、従来形のTTL回路の1例を示す。同図の回路は、入力トランジスタQi、位相反転回

ところで、第6図に示す TTL回路において、ワ イャード論理動作を行なりためその出力OUT」を 他の同様の TTL回路の出力 OUT』と接続した場合を 考える。との場合、2つの出力OUTiおよびOUTi が共に高レベルまたは低レベルの場合は問題はた いが、一方の出力例えば OUT」が高レベルであって、 他方の出力 OUT:が低レベルの場合、すなわちトラ ンジスタQ。がオン状態でありかつ他の TTL回路 のインペータトランジスタQz' がオンである場合 には、電源 Vccから抵抗 B4 、トランジスタQ4、 ダイオードD』、各出力婚子 OUT』,OUT』、およ びトランジスタ Q1'の経路で大低流が流れるため ワイヤード論理動作を行なわせることが不可能と なる。すなわち、この場合に流れる電流はいわゆ る IOS、ナなわち TTL回路において出力が高レベ ルの状態で出力端子を短絡した場合の電流、に相 当する大電流となり、各出力トランジスタの破壊 を生じ、あるいは出力端子の電圧が不安定な状態 となる等の不都合があった。

第7凶は、従来形のTTL回路の他の例を示す。

路用トランジスタ Q 2 、 インパータトランジスタ Q 3 、 プルアップ用トランジスタすなわちオフバ ッファトランジスタ Q 4 、 ダイオード D 1 、 およ び抵抗 R 1 、 R 2 、 R 3 、 R 4 を備えている。

第6図の回路において、入力端子 IN が低レベ ルの場合は、トランジスタQ」がオンとなってト ランジスタQ。のペース電圧を低レベルに引き下 げる。これにより、トランジスタQ2 がカットオ フし、エミッタ電圧が低レベルかつコレクタ電圧 が高レベルとなる。したがって、トランジスタQs `がカットオフ、トランジスタQ。 がオンとなって 出力端子OUTiが高レベルとなる。また、逆に入力 端子 INiが高レベルの場合はトランジスタQi が カットオフしトランジスタQ。のペース電流が盤 源 Vccから抵抗 Ri、トランシスタQi のペースコ レクタ間回路を介して供給され該トランジスタQ: がオンとなる。これにより、トランジスタQ』が オン、トランジスタQ」がオフとなって出力OUT」 の電位が低レベルとなる。このようにして、第6 図の回路はインパータとして動作する。

第7図の回路において、入力端子 IN1の電位が 低レベルの場合はダイオードDェを介してトラン リスタQ, のペース電位が低レベルに引き下げら れ放トランジスタQ,がオフとなる。したがって、 トランジスタQii,Qio が共にオフ、トランジス タQ。およびQ。が共にオンとなって出力端子 OUT」が高レベルとなる。これに対して入力端子 INtが高レベルの場合はトランジスタQ。がオン となってトランジスタQ7 のペース電位を高レベ ルに引き上げる。したがって、該トランジスタQァ がオンとなりトランジスタQ10 がオン、かつトラ ンクスタQ。およびQ。が共にオフとなって出力 増子OUT」が低レベルとなる。なお、ダイオード D:は入力端子INの電位が高レベルから低レベ ルに変化した場合にトランジスタQァのペース電 荷を急速に放電させるものであり、トランジスタ

Q。 は入力端子 INiの低位が低レベルから高レベルに変化した場合にオンとなってトランジスタ Qi のベース低位を急速に高レベルに引き上げる動作を行なりものである。また、トランジスタ Qii は、入力端子 INiの低位が高レベルから低レベルに変化する時にインバータトランジスタ Qio のベース 電荷を急速に放電するためのものである。

第7図に示すTTL回路においても、その出力端子OUT:と接続してワイヤード論理動作を行なり場合には前述と同様の不都合が生ずる。すなわち、例えば、トランソスタQ。 およびQ。 が共にオン状態でありかつ他のTTL回路のインバータトランソスタQ。/がオンである場合には観像Vccから抵抗R。、トランソスタQ。,Q。、各出力端子OUT:,OUT:、およびトランソスタQ10'を介して大電流が流れる。

以上のように、従来形のオフバッファ回路を有 するTTL回路においてはワイヤード論理動作を行 なわせることが不可能であった。

尚、上記制御回路部を駆動する駆動信号は、位 相反転回路部及び出力回路部から供給される。

(作用)

上述のような構成を用いるととにより、出力端子が互いに接続された複数のTTL回路の1つの出力が低レベルである場合には他のTTL回路のオフパッファトランジスタがカットオフするように動作し、以ってワイヤード論理動作が実現されると共に出力トランジスタに大電流が流れることが防止される。

(実施例)

以下、図面により本発明の実施例を説明する。 第2図は、本発明の1 実施例に係わる TTL回路 を示すものであって、前述の第6 図の従来形の回 路を改良したものである。第2 図の回路は、第6 図の回路における位相反転用トランツスタQ: を マルチェミッタトランツスタQ:'と と と 後 を さ ら にトランツスタQ: 、Q:、 なよび ディオード D: 抵抗 R: 、R: 、R: を 追加したものである。 マ ルチェミッタトランツスタQ:'の一つのエミッタ (発明が解決しようとする問題点)

本発明は、前述の従来形における問題点に競み、 オフパッファ回路を有するTTL回路において、所 定の条件下で餃オフパッファ回路のトランジスタ をカットオフするためのトランジスタを設けると いう構想に動き、オフパッファ回路の特徴である 高速性を維持しつつワイヤード論理動作を可能と することを目的とする。

(問題点を解決するための手段)

は抵抗Rsを介して接地されると共にインパータトランジスタQsのペースに接続されている。マルチエミッタトランジスタQs'の他のエミッタは抵抗Rizを介して接地されている。トランジスタQiiのセースに接続されている。トランジスタQiiのエミッタは抵抗Rixを介して接地されている。ハースをは抵抗Rixを介して接近されている。ダイオードのカソードは出力増入のでは、また抵抗Rixを介して電源Vccに接続されている。ダイオードのアノードは出力増入のUTiに接続されている。トランジスタQiiのコレクタかよびエミッタに接続されている。オフパッファ用トランジスタQiiのペースは前述なエミッタに接続されている。オフパッテエミッタに接続されている。オフパッファ用トランジスタQiiのペースは前述を発されている。カトランジスタQiiのペースは前述を洗されている。

THE RESIDENCE FOR A SECTION

カットオフまた、トランジスタQ。 およびトランジスタQ12 のペース低位も低レベルとなって、トランジスタQ。、Q12 は共にカットオフしている。トランジスタQ2′,Q12が共にカットオフしているので、トランジスタQ4′,Q13 も共にカットオフ状々となっている。

次に入力端子 IN1の電位が低レベルから高レベルに変化するとトランシスタQIがカットオQIのでは近れて、シンスタQIののペースロレクタ間回路を介してマルチエミッタれて、シンスタQIがオンとなる。各エエかに、クロックスクQIがオンとなる。コレクタロがが低し、クロックスタQIがカットカンシスタQIがカットとでは、カーシンスタQIがカットをして、カーシンスタQIIのでは低レベルとなり、なりトランシスタQIIをカットオフレベルとなる。は低レベルとなる。サカットオフする。したがって、カウススタQIIをカットオフする。したがって、出力端子OUT」の電位は低レベルとなる。

れている場合には、双方のTTL回路の出力が共に 高レベルあるいは共に低レベルであれば共通の出 力端子OUTの電位がそれぞれ高レベルあるいは低 レベルとなることは明らかである。

次に、入力端子 IN1の電位が低レベルであって 他の TTL回路のインパータトランジスタ Qa'がオ ンすなわち出力端子 OUT。が低レベルの場合の動 作を考察する。との場合には前述のようにマルチ エミッタトランシスタQ2'がオフとなっておりト ランジスタQizおよびQz が共にカットオフ、か つトランジスタQ a およびトランジスタQ13 のべ ース電位が高レベルとなっている。このため、プ ルアップ用トランジスタQ。をカットオフするス イッチングトランジスタ Qis がオンとなりトラン ジスタ Q 。 のペースエミッタ間を短絡しペース電 旅をパイパスする。これにより、出力端子 OUT: の低位が低レベルに保たれると共に低原Vccから出 力端子OUTiに大電流が流れることが防止される。 とのようにして、第2図の TTL 回路はワイヤード論 理動作すなわちワイヤードアンド動作を行なりと とれに対して、入力端子 IN1が高レベルから低
レベルに変化する場合はトランジスタ Q1がオン
となりトランジスタ Q2'のベース 電位が低レベル
に引き下げられて眩トランジスタ Q2'がカットオ
フする。これにより、マルチエミッタトランジスタ Q2'がカットオフする。
また、マルチエミッタの 電位が低レベルとなり、トランジスタ Q1 のコレクタ 電位、すなわらいランジスタ Q1 のコレクタ 電位に追びして高レベルとなる。
次にトランジスタ Q1 のコレクタ 電位に追びして高レベルとなるので、トランジスタ Q1 がオンとなり、トランジスタ Q1 がオンとなり、トランジスタ Q1 がオンとなり、トランジスタ Q1 がオンとなり、トランジスタ Q1 をカットオフする。

なお、トランツスタQ:が完全にカットオフ状態になれば、トランツスタQ:3もカットオフ状態となる。

ところで、第2図のTTL回路の出力端子OUT! が他のTTL回路の出力端子OUT!の出力と接続さ

とが可能となる。

第3図は、本発明の他の実施例に係わる TTL回路を示すものであって前述の第6図の従来形の回路を改良したものである。

第3図の回路は第6図の回路における位相反転用トランジスタQ。のコレクタ側にレベルシフトダイオードD・を追加し、さらにトランジスタQ13 および抵抗 R13 を追加したものである。

レベルシフトダイオードDrのカソードは位相 反転用トランジスタQisのペースに接続されると サングトランジスタQisのペースに接続されると 共に抵抗Risを介して、電源V_{cc}に接続されている。レベルシフトダイオードDrのアノードはプ ルアップトランジスタQisのコレクタに接続されてい ナングトランジスタQisのコレクタに接続されている。スイッチングトランジスタQisのエミッタは プルアップトランジスタQisのエミッタは プルアップトランジスタQiのエミッタおよびダ イオードDiのアノードに接続されている。

第3図のTTL回路においては入力端子 INI の電

位が低レベルである場合にはダイオードD。がオンとなりトランジスタQ:のベース電位が低レベルであり数トランジスタQ:がカットオフしている。これによりトランジスタQ:はカットオフしている。またこのときトランジスタQ:はカットオフのため、出力端子OUT:は高レベルとなっているのでトランジスタQ:は共にカットオフ状態となっている。

次に入力端子 IN1 の電位が低レベルから高レベルに変化した場合は、ダイオード D。がオフとなり電源 Vccから抵抗 R1 を介してトランジスタQ2 のベースに電流が流れる。これにより放トランジスタQ3 のベース電位も高レベルとなってトランジスタQ3 のコレクタ電位が低レベルとなり、同時にダイオード D7のアノード電位も低レベルとなってトランジスタ

にカットオフとなる。

次に第5図のTTL回路の出力端子OUT:を他の TTL回路の出力端子 OUT』と接続してワイヤード 論理動作を行なわせる場合につき説明する。両出 力端子 OUT」、OUT2の配位が同じ場合には共通の 出力端子OUTの電位もこれら各出力端子の電位と 同じになる。入力端子INIが低レベルすなわち、 出力端子OUT」が高レベルでありかつ出力端子 OUT、が低レベルである場合には前述のようにプ ルアップ用トランシスタQ。 および スイッチング トランジスタQizの各ペース電位は高レベルとな っている。したがって出力端子 OUT』の低レベル により、ダイオードロ」がオンとなり、トランジ スタQ。 およびトランツスタQu の各エミッタ低 位が低レベルとなる。とのとき、トランジスタQ↓、 およびトランジスタQis が共にオンしよりとする が、トランツスタQロのオンがトランツスタQL のペースエミッタ間を短絡するので該トランジス タQ . はカットオフして、トランジスタQ12 がオ ンとなる。とのようにして、出力媼子OUTの低位

Q t およびトランソスタQisは共化カットオフする。したがって出力端子OUTi の限位は低レベル とカス

これに対して入力端子 INiが高レベルから低レンとなりトランクスタQ!のペース低位がカットランクスタQ!のペース低位がカットランクスタQ!がカッミがカットランクスタQ!がカッミがカタQ!のエジスタQ!がカッミがカタQ!のより、シンスタQ!がカッミがカタQ!のより、ロードではない。またトランクスタQ!のより、ロードではない。なるのでは、このなり、カットカードではない。カットカンクスタQ!がオンとなるのでは、シンスタQ!がオンとなり、カックスタQ!がオンとなり、カックスタQ!がオンとなり、カックスタQ!!のではは急慢に高レベルとなる。出力増子OUT!のではは急慢に高レベルとなる。

トランジスタQ。が完全にカットオフとたれば トランジスタQ。、およびトランジスタQ;; は共

が低レベルに維持され、かつ電源V_{cc}から出力端子OUT: にトランジスタQ₄ のオンによる大電流が流れるととを防止できる。

郷4図は本発明の他の央施例に係わるTTL回路 を示すものであって前述の第6図の従来形の回路 を改良したものである。

第4図の回路は第6図の回路における位相反転用トランツスタQ:のコレクタ側にダイオード D:を追加しさらにトランツスタQ:かよび抵抗 R::、容量C:、C:を追加したものである。

メイオードD。のカソードは位相反転用トランシスタQ。のコレクタおよびプルファプ用トランシスタQ。のペース、さらにスイッチングトランシスタQioのコレクタに接続されると共に抵抗Rioのペースに接続されている。ダイオードD。のアノードはスイッチングトランシスタQioのペースに接続されている。スイッチングトランシスタQioのエミッタはプルファプ用トランシスタQioのエミッタおよびダイオードDiのアノ

ードに接続されている。容量 Ci は位相反転用トランジスタのコレクタに接続された浮遊容量及び意図的に挿入する容量である。また容量 Ci はスイッチングトランジスタ Qis のペースに接続された浮遊容量及び意図的に挿入する容量である。

第4図のTTL回路においては入力端子 IN1の電位が低レベルである場合にはダイオード D。がオンとなりトランジスタQ。のベース電位が低レベルであり、該トランジスタQ。がカットオフしている。これによりトランジスタQ。のエミッタ電位なに、カットランジスタQ。のアノード電位は高レベルとなっているがトランジスタQ。のカットオフのため、トランジスタQ。なよびトランジスタQ13は共にカットオフ状態となっている。

次に入力端子 IN1 の電位が低レベルから高レベルに変化した場合はダイオード De がオフとなり、電源から抵抗 Ri を介してトランジスタ Q2 のベースに電流が流れるこれにより該トランジスタ Q3

タ電位よりも遅く高レベルとなるように時定数を 選んでおくことにより、トランジスタQ4がオン となり、トランジスタQ13はカットオフしている。 トランジスタQ4がオンとなることでトランジス タQ3のコレクタ電位すなわち出力端子OUT1の 電位は急峻に高レベルとなる。

トランジスタQ。が完全にカットオフとなれば トランジスタQ。、およびトランジスタQ:1 は共 にカットオフとなる。

次に第4図のTTL回路の出力端子OUT」を他のTTL回路の出力端子OUT。と接続して、ワイヤード論理動作を行なわせる場合につき説明する。

両出力端子OUT: OUT: の電位が共に同じ場合には共通の出力端子OUTの電位も、これら各出力端子の電位と同じになる。入力端子IN: が低レベルすなわち出力端子OUT: が高レベルでありかつ出力端子OUT: が低レベルである場合には、前述のようにプルアップ用トランジスタQ: およびスイッチングトランジスタQ: の各ペース電位は高レベルとなっている。したがって出力端子OUT:

がオンとなり、トランシスタQ。のペース電位も高レベルとなって眩トランシスタQ。もオンとなる。またこのときトランシスタQ。のコレクタ低位が低レベルとなり、同時にダイオードD。のアノード電位も低レベルとなってトランシスタQ↓ およびトランシスタQ;3 は共にカットオフする。したがって出力端子OUT」の電位は低レベルとなる。

これに対して入力端子 INiが高レベルから低レベルに変化した場合にはダイオードDe がオンとなりトランソスタQ2 のベースが低レベルに引き下げられて、該トランソスタQ2 がカットオフする。これによりトランソスタQ2 のエミッタ電位が低レベルとなり、ドランソスタQ2 がカットオフする。

またトランジスタQ: のコレクタ電位はR: , C: の時定数により高レベルとなり、何時にダイオードD: のアノード電位はR: , C: の時定数によって高レベルになる。このときダイオードD: のアノード電位はトランジスタQ: のコレク

の低レベルによりダイオードDIがオンとなり、トランジスタQisの各エミッタ電位が低レベルとなる。このときトランジスタQisが共にオンシスタQisのオンがトランジスタQisのオンがトランジスタQisのオンがトランジスタQioのオンがトランジスタQioのオンがトランジスタQiiがオンとなる。このようにして出力端子OUTの電位が低レベルに維持され、かつ電頭Vccから出力端子OUTiにトランジスタQioがれるととを防止できる。

第5図は、本発明の他の実施例に係わる TTL回路を示す。同図のTTL回路は第7図の従来形のTTL回路を改良したものであり、第7図の回路にさらにトランジスタQia、ダイオードDia、Daを追加したものである。第5図の回路においては、オフパッファ回路のトランジスタQaのペースはダイオードDiaを介してトランジスタQaのコレクタによって駆動される。また、トランジスタQiaのコレクタによって駆動される。また、トランジスタQiaのコレクタは新たに設けたトランジスタQia

のペース化接続され、該トランツスタQis のコレクタはトランツスタQ。のペース化接続され、エミッタはダイオードD。を介して出力端子OUT; 化接続されている。

第5図のTTL回路において、入力端子 IN1の電位が、低レベルにある場合には、トラングスタ Q。および Q が共にオフとなり、トラングスタ Q10もオフとなっている。またトランジスタ Q10 がカットオフしているので、トランジスタ Q0 , Q0 , Q13 は共にカットオフ状態となっている。

次に入力端子 IN1の電位が低レベルから高レベルに変化すると、トランジスタQ s がカットオフするので、電源 Vccから抵抗 R s を介してトランジスタQ s のベースに退流が流れる。これにより眩トランジスタQ s がオンし、かつトランジスタQ r もオンとなり、Q r のエミッタ電位が高レベルとなって、トランジスタQ s o で、トランジスタQ s o で、トランジスタQ s o で、トランジスタQ s o Q s o

ところで第5図のTTL回路の出力端子OUT:を他のTTL回路の出力端子OUT:と接続して、ワイヤード論理動作を行なわせる場合、双方のTTL回路の出力が共に高レベル、あるいは共に低レベルであれば、共通の出力端子OUTの電位がそれぞれ高レベル、あるいは低レベルとなることは明らかである。

次に入力端子 IN1の電位が低レベルであり、他のTTL回路のインパータトランジスタ Q10'がオンナなわち出力端子 OUT: が低レベルの場合について考察する。

この場合、前述のようにオフィッファ回路のトランジスタQ。のペース電位は高レベルである。したがって、オフィッファ回路の各トランジスタQ。, Q。が共にオン状態に移行せんとするがこの時トランジスタQ。のペース電位も高レベルにあるため、該トランジスタQ。がオンとなりトランジスタQ。のペース電流をパイパスするため該トランジスタQ。およびQ。はカットオフされることになる。これにより出力端子OUTの電位が低

出力蝎子OUT」の電位は低レベルとなる。

とれに対して、入力増子 INiが高レベルから低レベルに変化する場合は、トランジスタQ。がオンとなり、トランジスタQ。のペース電位が低レベルに引き下げられて、放トランジスタQ。がカットオフし、かつまた、トランジスタQ。もカットオフする。とれにより放トランジスタQ。のエミッタ電位が低レベルとなり、トランジスタQ。をカットオフさせる。またこの時、トランジスタQ。のコレクタ電位は高レベルとなるので、トランジスタQ。のコレクタ電位は高レベルとなり出力増子OUT:の電位を高レベルに引き上げる。

次にトランジスタQ,のコレクタ電位が前記トランジスタQ。のコレクタ電位の立ち上がりよりも若干避れて高レベルとなり、トランジスタQ。,Q,をカットオフする。

尚、トランジスタQ10 が完全にカットオフ状態 となれば、トランジスタQ13 もカットオフ状態と なる。

レベルに維持されかつ電源 V_{cc} から出力端子 OUT_i に大電流が流れるととが防止される。

(発明の効果)

以上のように、本発明によれば、複数のTTL回路の出力を互に接続して動作させた場合、1つのTTL回路の出力が低レベルであれば例え他のTTL回路の出力が高レベルになるべき状態にあっても設TTL回路のオフパッファ用トランジスタがカットオフされる。したがって、オフパッファ回路を有するにも係わらずワイヤード論理動作が可能となり、かつ出力トランジスタに大電流が流れることが防止されば頼性の高い論理回路を実現することが可能になる。

4. 図面の簡単な説明

第1図は本発明の基本構成を示す概念図、第2図から第5図はそれぞれ本発明の実施例に係わるTTL回路を示す電気回路図、そして第6図および第7図はそれぞれ従来形のTTL回路を示す電気回路図である。

Q1 , Q2 ... , Q13 , Q2' , Q3' , Q10' : } >

ンジスタ、 D₁ , D₂ , … , D₆ : ダイオード、 R₁ , R₂ , … , R₁₄ : 抵抗、 C₁ , C₂ …容量。

第1図


特許出願人


審 士 通 株 式 会 社 特許出願代理人


 弁理士
 育
 木
 朝


 弁理士
 内
 田
 幸
 男


 弁理士
 山
 口
 昭
 之











THIS PAGE BLANK (USPTO)